Hlavní stránka > Výsledky hledání: keywords:"carrier phase synchronization."
Hledej:
Tipy pro vyhledávaní :: Rozšířené hledání
Hledej ve sbírkách:
Seřadit podle: Zobrazit výsledky: Výstupní formát:
Národní úložiště šedé literatury Nalezeno 2 záznamů.  Hledání trvalo 0.00 vteřin. 
X-band Earth Observation Satellite Software Defined Receiver
 Zedka, Radim ; Bobula, Marek (oponent) ; Záplata, Filip (vedoucí práce)
This thesis describes the process of designing the digital baseband receiver for the O-QPSK modulated signals from the X-band Earth observing satellites. The satellites provide free direct data broadcast for the civilian ground stations. The first part lists the main downlink parameters of several EOS satellites, choosing EOS-PM-1 as the main target. The second part uses MATLAB software to simulate the O-QPSK satellite signal in baseband, offset frequency compensation, carrier phase synchronization, symbol timing synchronization, frame synchronization and the carrier phase ambiguity removal. The third part elaborates previously simulated design blocks with respect to the FPGA implementation using fixed-point arithmetic. A sophisticated method of verifying the whole design in real time is introduced and performance comparison between simulations and measurements is done.
Úplný záznam
X-band Earth Observation Satellite Software Defined Receiver
 Zedka, Radim ; Bobula, Marek (oponent) ; Záplata, Filip (vedoucí práce)
This thesis describes the process of designing the digital baseband receiver for the O-QPSK modulated signals from the X-band Earth observing satellites. The satellites provide free direct data broadcast for the civilian ground stations. The first part lists the main downlink parameters of several EOS satellites, choosing EOS-PM-1 as the main target. The second part uses MATLAB software to simulate the O-QPSK satellite signal in baseband, offset frequency compensation, carrier phase synchronization, symbol timing synchronization, frame synchronization and the carrier phase ambiguity removal. The third part elaborates previously simulated design blocks with respect to the FPGA implementation using fixed-point arithmetic. A sophisticated method of verifying the whole design in real time is introduced and performance comparison between simulations and measurements is done.
Úplný záznam

Chcete být upozorněni, pokud se objeví nové záznamy odpovídající tomuto dotazu?
Přihlásit se k odběru RSS.
Digitální repozitář :: Hledej :: Nový záznam :: Personalizace :: Nápověda
Powered by Invenio v1.1.2
Spravuje admin.invenio@techlib.cz
Tato stránka je dostupná také v následujících jazycích:
Česky  English